LA 1 Modul 1 SISDIG

 


1. Jurnal[Kembali]



Gambar 1.1 Jurnal

Gambar 1.2 Jurnal


2. Alat dan Bahan[Kembali]


1. Alat

a. Jumper
Gambar 1. Jumper

b.Panel DL 2203D 
c.Panel DL 2203C 
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
2. Bahan 

1. Gerbang Not

    Gerbang NOT sering juga disebut sebagai rangkaian inventer (pembalik). Tugas rangkaian NOT (pembalik) ialah memberikan suatu keluaran yang tidak sama dengan masukan.

Gambar 3. NOT



    2. Gerbang AND
    
        Gerbang AND merupakan salah satu gerbang logika dasar yang memiliki prinsip kerja perkalian. Nilai output akan berlogika  1 jika semua nilai input logika 1, dan jika salah satu atau lebih input ada yang berlogika 0 maka output akan berlogika 0.

Gambar 4. AND


      3. Gerbang OR
        
        Pada gerbang logika OR ini bisa dikatakan bahwa jika salah satu atau lebih input logika 1 maka output akan berlogika 1 . Nilai output logika 0 hanya pada jika nilai semua input berlogika 0.
 
Gambar 5. OR 


4. Gerbang XOR

    XOR merupakan gerbang OR yang bersifat exlusif, jika input logika 1 berjumlah genap (0,2,4, dst), maka hasil output akan berlogika  0, dan jika logika 1 berjumlah ganjil (1,3,5,dst), maka hasil output berlogika 1.

Gambar 6. XOR

    5. Gerbang NAND

        Gerbang NAND adalah gerbang AND yang keluarannya disambungkan ke inverter. Nilai output akan berlogika1 jika salah satu atau lebih  nilai input adalah berlogika 1, dan output akan berlogika 0 jika semua input berlogika 1.

Gambar 7. NAND



6. Gerbang NOR

    Gerbang NOR adalah gerbang OR yang disambung ke inverter. Gerbang NOR akan menghasilkan keluaran logika 0 jika salah satu dari masukkan (input) bernilai logika 1 dan jika ingin mendapatkan keluaran logika 1, maka semua masukan (input) harus bernilai logika 0.. Atau dapat menngunakan prinsip pernjumlahan, kemudian di NOT kan.

Gambar 8. NOR




7. Gerbang XNOR
    
    Gerbang XNOR adalah gerbang XOR yang diinverterkan. Jika input logika 1 berjumlah genap (0,2,4,dst), maka hasil output berlogika 1, dan jika input logika 1-nya berjumlah ganjil (1,3,5,dst) maka hasil output berlogika 0.

Gambar 9. XNOR

8. Logics State
    
     Logic State dapat dijadikan sebagai input yang akan memberikan logika 1 dan logika 0. Atau Gerbang Logika (Logic Gates) adalah sebuah entitas untuk melakukan pengolahan  input-input yang berupa bilangan biner (hanya terdapat 2 kode bilangan biner yaitu, angka 1 dan 0) dengan menggunakan Teori Matematika Boolean sehingga dihasilkan sebuah sinyal output yang dapat digunakan untuk proses berikutnya

    
Gambar 10.  Logic State

9. Switch (SW-SPDT)

Gambar 11. Switch


10. Logicprobe atau LED
Gambar 12. Logic Probe

3. Rangkaian Simulasi[Kembali]


Gambar 3.1 Rangkaian Dari Modul


Gambar 3.2 Rangkaian percobaan 1  




Gambar 3.3 Simulasi percobaan pada proteus



4. Prinsip Kerja[Kembali]

Rangkaian terdiri atas tujuh gerbang logika: gerbang NOT, gerbang AND, gerbang OR, gerbang XOR, gerbang NAND, gerbang NOR, dan gerbang XNOR, beserta masing-masing tujuh buah output logicprobe mulai dari H1 sampai dengan H7. Setiap output Logicprobe tersebut akan mewakili logic output dari hasil operasi setiap gerbang logika. Untuk input pada rangkaian diberikan input B0 dan B1 pada gerbang logika dan diparalelkan. Nilai pada B1 dan B0 akan dirubah-rubah dengan 4 kondisi:
B1 = 0, B0 = 0.
B1 = 0, B0 = 1.
B1 = 1, B0 = 0.
B1 = 1, B0 = 1.
Lalu pada setiap output gerbang logika akan dilihat aoutput dari logicprobe (1/0) dan mencatatnya pada jurnal. 

Setelahnya dipercobakan menghubungkan B1 dengan sinyal clock dan B0 dihubungkan ke VCC atau ground. Output rangkaian akan menghasilkan serangkaian sinyal clock kembali yang mewakili output dari operasi gerbang logika. Pada setiap keadaan input akan didapatkan keluaran yang berbeda untuk setiap gerbang karena setiap gerbang logika memiliki fungsi dan karakteristik yang berbeda.

Setiap gerbang logika akan dikenakan 2 kali percobaan / 2 kondisi dimana pada kondisi pertama yaitu saat inputan B1 bernilai konstan = 0 dan nilai B0 di variasikan, sedangkan kondisi kedua yaitu ketika inputan B1 bernilai konstan =1 dan nilai B0 divariasikan sesuai gelombang clock, nah maka nantinya akan menghasilkan nilai input pada setiap logicprobe sesuai geerbang logika yang digunakan.

5. Video [Kembali]


Video Percobaan



6. Analisa[Kembali]

1. Analisa percobaan output pada tabel pertama percobaan 1

Gerbang NOT (H1):
Pin input gerbang terhubung ke switch B1, dan outputnya adalah H1. Output ini akan menjadi kebalikan dari nilai input, sesuai prinsip kerja gerbang NOT yang bertindak sebagai pembalik. Jika B1 = 1, maka output H1 = 0, dan sebaliknya jika B1 = 0, output H1 = 1.

Gerbang AND (H2):
Input gerbang dihubungkan ke switch B1 dan B0, dengan output H2. Hasilnya ditentukan oleh operasi logika AND, di mana output akan 0 jika salah satu input bernilai 0. Namun, jika B1 = 1 dan B0 = 1, output H2 = 1.

Gerbang OR (H3):
Input gerbang terhubung ke B1 dan B0, dengan output H3. Berdasarkan operasi logika OR, output akan 1 jika salah satu atau kedua input bernilai 1. Jika tidak ada input yang bernilai 1, output H3 = 0.

Gerbang XOR (H4):
Output H4 akan bernilai 1 jika jumlah input (B0 dan B1) bernilai ganjil. Jika hasilnya genap, outputnya adalah 0. Misalnya, H4 = 1 jika B0 = 0 dan B1 = 1, atau B0 = 1 dan B1 = 0. Sebaliknya, jika B0 dan B1 sama-sama 0 atau 1, maka H4 = 0.

Gerbang NAND (H5):  
Merupakan kombinasi gerbang AND dan NOT, sehingga outputnya berlawanan dengan output gerbang AND.

Gerbang NOR (H6): 
Merupakan kombinasi gerbang OR dan NOT, sehingga output gerbang NOR berlawanan dengan output gerbang OR.

Gerbang XNOR (H7):
Merupakan kombinasi gerbang XOR dan NOT, sehingga output gerbang XNOR adalah kebalikan dari output gerbang XOR.


2. Analisa pengaruh clock untuk setiap output pada gerbang logika

Pada percobaan ini input switch B0 diganti dengan sinyal clock.

Gerbang NOT (H1):  
Ketika inputnya diganti dengan sinyal clock, output gerbang NOT membalikkan sinyal clock sehingga menghasilkan sinyal clock yang berlawanan.

Gerbang AND (H2):
Jika B1 = 0 dan B1 adalah sinyal clock, output H2 = 0. Namun, jika B1 = 1, output akan mengikuti sinyal clock.

Gerbang OR (H3):
Jika B1 = 0, output mengikuti sinyal clock. Jika B1 = 1, outputnya adalah 1 untuk setiap nilai input, .

Gerbang XOR (H4):
Jika B1 = 0, output mengikuti sinyal clock. Jika B1 = 1, output berkebalikan dengan sinyal clock, sesuai prinsip XOR, di mana output bernilai 1 jika jumlah inputnya ganjil.

Gerbang NAND (H5): 
Saat B1 = 0, output konstan di 1 . Jika B1 = 1, output berkebalikan dengan sinyal clock.

Gerbang NOR (H6):
Jika B1 = 0, outputnya adalah sinyal clock yang terbalik. Jika B1 = 1, output selalu 0, 

Gerbang XNOR (H7):
Jika B1 = 0, output adalah sinyal clock yang terbalik. Jika B1 = 1, output mengikuti sinyal clock.

7. Download[Kembali]

Download scan Laporan Akhir klik disini
Download Simulasi Rangkaian klik disini
Download Video klik disini
Download Datasheet Gerbang Logika klik disini
Download Datasheet Logicprobe klik disini
Download Datasheet SPDT klik disini

Komentar

Postingan populer dari blog ini

MODUL 1

Modul 2