LA 1 Modul 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja

5. Video

6. Analisa

7. Download

1. Jurnal [Kembali]

Gambar 1. Percobaan 1 Modul 2

2. Alat dan Bahan [Kembali]

1. Alat

a.. Jumper

Gambar 2. Jumper

b.Panel DL 2203D

c.Panel DL 2203C

d.Panel DL 2203S

Gambar 3. Modul De Lorenzo

2. Bahan

a. IC 74Ls112(JK filp flop)

Gambar 4. IC 74LS112

b. IC 7404

Gambar 5. IC 7404

c. IC 7432

Gambar 6. IC 7432

b. Power DC

Gambar 7. Power DC

c. Switch (SW-SPDT)

Gambar 8. Switch

d. Logicprobe atau LED

Gambar 9. Logic Probe

3. Rangkaian Simulasi [Kembali]

Gambar 10. Gambar Rangkaian Percobaan 1 Modul 2

4. Prinsip Kerja [Kembali]

Pada rangkaian ini, kita menggunakan Modul d'Lorenzo dengan konfigurasi sebagai berikut:

Input B0 dihubungkan ke input R pada J-K dan D Flip Flop.
Input B1 dihubungkan ke input S pada J-K dan D Flip Flop.
Input B2 dihubungkan ke input J pada J-K Flip Flop.
Input B3 dihubungkan ke input CLK pada J-K Flip Flop.
Input B4 dihubungkan ke input K pada J-K Flip Flop.
Input B5 dihubungkan ke input D pada D Flip Flop.
Input B6 dihubungkan ke input CLK pada D Flip Flop.

Selanjutnya, VCC dan ground disambungkan untuk memastikan rangkaian memiliki sumber daya yang diperlukan untuk beroperasi.

1. D Flip Flop

Pada rangkaian D flip flop, seperti terlihat pada gambar di sisi kiri, kita perhatikan terlebih dahulu input S dan R karena keduanya adalah input prioritas. Input S dan R bersifat active low, yang berarti akan aktif jika diberi nilai 0. Namun, dalam kondisi ini, input yang diberikan adalah 1, sehingga kita dapat mengabaikan input S dan R dan fokus pada input di kaki D dan clock. Output dari rangkaian ini akan mengikuti tabel kebenaran D Flip Flop.

2. J-K Flip Flop

Pada rangkaian J-K flip flop, seperti terlihat pada gambar di sisi kanan, pertama-tama kita periksa input S dan R karena keduanya merupakan input prioritas. Input S dan R bersifat active low, sehingga akan aktif saat diberi nilai 0. Namun, dalam kondisi ini, input yang diberikan adalah 1, sehingga kita bisa mengabaikan input S dan R dan fokus pada input di kaki J, K, dan clock. Output dari rangkaian ini akan mengikuti tabel kebenaran J-K Flip Flop.

5. Video [Kembali]

Video Percobaan

6. Analisa [Kembali]

1. Dalam percobaan modul dua tentang flip flop, dikenal beberapa kondisi pada flip flop Diantara kondisi tersebut adalah, X, Toggle,, dan terlarang. Jelaskan apa yang dimaksud dengan kondisi X, Toggle, →, dan terlarang beserta contohnya!

Jawab:

X= dont care(input terserah/bebas) artinya inputnya tidak berpengaruh terhadap outputnya. Contohnya percobaan 1 kondisi 1 B2-B6 nya bernilai X.
Toggle = output selang-seling, artinya nya berubah-ubah 1 dan 0. Contohnya Percobaan 1 kondisi ke 7 outputnya Toggle.
-> = input menggunakan output sebelumnya, contoh pada percobaan 1 no.4, inputnya dari output D Flip-flop sebelumnya.
terlarang = kedua output bernilai sama. Conothnya percobaan 1 kondisi 3.

2. Dalam percobaan satu, apabila nilai BO dan B1 sama sama diberi logika 0, apa, output yang dihasilkan pada percobaan? Kenapa hal ini bisa terjadi? Apa penyebab dan akibatnya pada rangkaian?

Jawab :

Apabila nilai BO dan B1 sama sama diberi logika 0, maka R dan S akan bernilai 1 karena R dan S aktif Low. Maka akan memberikan output Q=1 dan Q'=1, dimana kondisi ini disebut kondisi terlarang.

Akibatnya akan menyebabkan keluaran tidak stabil dan kerusakan jaringan,dll.

3. Pada percoban satu kondisi 1, 2, dan 3, terdapat kondisi X pada inputan B2, B3, B4, B5, B6, Apakah inputan ini akan mempengaruhi output yang dihasilkan? Jika iya, kenapa itu terjadi dan jika tidak, siapa sebenarnya yang mempengaruhi nilai outputnya dan kenapa?

Jawab:

Tidak, Karena ketika kondisi Set atau kondisi Reset maka inputan lainnya tidak berpengaruh, sedangkan ketika Set dan Reset tidak aktif maka barulah inputan lainnya akan mempengaruhi.

Cari Blog Ini

Reco Perian

LA 1 Modul 2

Komentar

Posting Komentar

Postingan populer dari blog ini

MODUL 1

Modul 2